SCJ-12-108

2012年11月19日

日本テキサス・インスツルメンツは、JEDEC JESD204Bシリアル・インターフェイス規格をサポートする2つの新製品を発表しました。新製品の一つの『ADS42JB69』はJESD204Bインターフェイス採用の業界初の2チャネル16ビットA/Dコンバータで、250MSPSと業界最高速のサンプリング・レートを実現しています。もう一つの『LMK04828』は業界で最高性能のクロック・ジッタ・クリーナで、業界で初めてJESD204Bクロックをサポートしています。2つの新製品の組み合わせにより、高速システム向けに比類ないシステム・レベル性能を実現します。さらに、従来のパラレル・インターフェイスを必要とするアプリケーション向けに、LVDSインターフェイスを採用し、250MSPSと業界最高速のサンプリング・レートを実現した2チャネル16ビットA/Dコンバータ、『ADS42LB69』も発表しました。製品の詳細およびサンプルのご注文は、http://www.tij.co.jp/jesd204b-pr-jp から参照できます。

JESD204Bは、データ・コンバータとFPGA、DSP、ASICなどのデバイス間のデジタル・データ・インター フェイスを簡素化する業界標準のシリアル通信リンクです。この標準規格は、ワイヤレス通信、試験/計測、防衛、航空宇宙機器などで、デバイス間の配線距離 低減と、入出力と基板のための所要スペースの大幅な削減を実現します。

『ADS42JB69』は、JESD204Bの3種類のサブクラスである0、1、2のすべてに対応し、データ・コンバー タ間の複数デバイスの同期を可能にすることから、極めて優れた柔軟性を提供します。さらに、ディタミニスティック・レイテンシのための新しい JESD204B規格もサポートしており、外部のタイミング信号の有無に関わらず、伝送遅延時間を一定にします。また、既存のJESD204A規格にも準 拠しています。

『ADS42JB69』 と『ADS42LB69』 の主な特長

· レシーバ感度を最大化する業界最高のダイナミック特性: IF（中間周波数）が170MHz時に、いずれのA/DコンバータもSFDR（スプリアスフリー・ダイナミック・レンジ）性能を89dBcと、競合製品に比較し最大9dBも改善しています。またSFDR性能はHD2（第2高調波歪み）とHD3（第3高調波歪み）を除き100dBc、SNR（信号-ノイズ比）はフルスケール（dBFS）を基準として最大74.9dB、チャネル・アイソレーションは100dBです。

· 3種類のデジタル・インターフェイスを選択可能で、設計の際に最高の柔軟性を提供:

• JESD204Bインターフェイス採用の『ADS42JB69』は、必要なデータ・インターフェイス・レーン数を17本から5本へ削減し、設計の複雑さと基板面積を低減
•  『ADS42LB69』は17レーンのDDR（ダブル・データレート）LVDS（小振幅差動信号）、または10レーンのクワッド・データレートLVDSを通じ、従来からのパラレル・インターフェイスをサポート

· 使いやすいアナログ入力インターフェイス: プログラマブルなフルスケール・レンジの高インピーダンス・アナログ入力バッファにより、入力フィルタ設計と駆動回路を簡素化。これにより、全アナログ入力周波数範囲で性能の均一化とデバイス間の再現性を向上

· 業界最小の消費電力: 『ADS42JB69』が775mW/チャネル、『ADS42LB69』が740mW/チャネルと、極めて低い消費電力を実現

· ピン互換で設計の柔軟性を向上: 新A/Dコンバータはいずれもピン互換の高性能14ビット製品を含むファミリの製品で、2チャネル14ビット、250MSPSの『ADS42JB49』 (JESD204B) と『ADS42LB49』 (LVDS)は、IF が170MHz時に89dBcのSFDR性能と最大73.4dBFSのSNR性能を提供

16ビット『ADS42JB69』 と『LMK04828』 の組み合わせにより、JESD204Bシリアル・インターフェイス準拠と同時に、BOMコストの低減、比類ない性能の実現が可能になります。 『LMK04828』は複数デバイスの同期化に必要なJESD204Bサブクラス1のSYSREF（システム・タイミング・リファレンス信号）を生成しな がら、超低ジッタ/位相ノイズを実現します。

『LMK04828』 の主な特長

· 業界最高の性能: 低ノイズVCXO（電圧制御水晶発振器）モジュールを使用し、245.76MHz時に100fs RMS未満のジッタ特性（10kHz～20MHz）を提供

· 性能と機能の 最適組み合わせを実現：システム性能の最大化、部品点数とBOMコストの低減を実現する複数のオプションを提供し、クロック・アーキテクチャの複雑さを解消

· JESD204Bサブクラス1 SYSREF信号を生成: 複数の高速クロックとJESD204B SYSREFコンパニオン信号をペアとし、最大7個のサブシステムJESD204Bコンポーネントのタイミング同期を実現

· 柔軟性の向上:

• 2.5GHzまたは2.9GHzで動作する2個のVCO（電圧制御発振回路）コアが、LVDS、LVPECL（低電圧ポジティブ・エミッタ・カップルド・ロジック）またはHSDS（大振幅差動信号）の各出力フォーマットで7組のプログラマブル・クロック出力セットを提供し、最高の柔軟性を実現
• 各出力ペアは、デバイス・クロックとSYSREFとしても、あるいはシステム要件に応じて、追加の高速クロック実装のための2本のデバイス・クロックとしても設定可能
• デジタル遅延、アナログ遅延、ゼロ遅延などのプログラマブルな機能により、多様なクロック要件とアーキテクチャをサポート

ツールとサポート

新しい16ビット/14ビット250MSPS A/Dコンバータを使った回路の設計を迅速化する評価モジュール（EVM）を供給中です。

· JESD204Bインターフェイス採用の16ビット『ADS42JB69SEK』 と14ビット『ADS42JB49SEK』 を単価（参考価格）999ドルで供給

· LVDSインターフェイス採用の16ビットの『ADS42LB69EVM』と14ビット『ADS42LB49EVM』 を単価（参考価格）399ドルで供給

これらの評価モジュールは『TSW1400EVM』 高速データ・キャプチャ/パターン生成プラットフォーム との接続によりデータ解析が可能なほか、AlteraとXilinxのFPGA開発プラットフォームとも接続可能です。基板のシグナル・インテグリティ（信号の整合性）の検証のための『ADS42LB69』 と『ADS42LB49』 のIBISモデルも供給中です。

『LMK04828EVAL』 評価モジュールは単価（参考価格）499ドルで供給中です。Clock Design Tool とCodeLoader ソフトウェアは、タイミングICの選択、設計、シミュレーションに利用できます。

供給、パッケージ、価格

16ビットの『ADS42JB69』 (JESD204B) と『ADS42LB69』 (LVDS)、14ビットの『ADS42JB49』 (JESD204B)と『ADS42LB49』 (LVDS)は、9-mm角のQFNパッケージで サンプル供給中です。各製品の量産出荷は2013年第2四半期の予定です。1,000個受注時の単価（参考価格）は『ADS42JB69』と 『ADS42LB69』が185ドル、『ADS42JB49』と『ADS42LB49』が125ドルの予定です。

『LMK04828』 は9mm角のQFNパッケージでサンプル供給中です。量産出荷は2013年第1四半期の予定です。1,000個受注時の単価（参考価格）は11.20ドルの予定です。1.9 GHzまたは2.5 GHzで動作するVCOが必要なシステム向けに、『LMK04826』 が2013年第1四半期初めにサンプル出荷開始予定で、量産出荷開始は同第1四半期末の予定です。1,000個受注時の単価（参考価格）は11.20ドルです。

『ADS42JB69』、『ADS42LB69』ほかの特性表

 『LMK04828』と『LMK04826』の特性表

 TIの データ・コンバータ およびクロック 製品ラインナップの詳細:

· 各製品のサンプル、EVMのご注文:
http://www.tij.co.jp/jesd204b-pr-jp

· 『ADS42JB69』と『ADS42JB49』のデータシートのダウンロード

· 『LMK04828』と『LMK04826』のデータシートのダウンロード

· 『ADS42LB69』と『ADS42LB49』のデータシートのダウンロード

· 各A/Dコンバータおよびクロック製品の利点についてのビデオ

※すべての商標および登録商標はそれぞれの所有者に帰属します。