既存のDSPマルチ・チップのソリューションを使用した
高性能システムの設計に、より高い性能、ならびにコスト、
消費電力および基板実装面積の低減を提供する『TMS320C6474』

SCJPR-08-085 2008年10月15日

日本テキサス・インスツルメンツ（本社：東京都新宿区、社長：山崎俊行、略称：日本TI）は本日、高性能で、コスト、消費電力、および基板実装面積の大幅な低減をもたらすマルチ・コアDSPの新製品『TMS320C6474』を発表しました。これにより、複数チャネルの同時処理、複数のソフトウェア・アプリケーションの並行実行など、高性能が要求されるような、これまで一枚の基板上に複数のDSP（デジタル・シグナル・プロセッサ）の実装を必要としていたシステムを、より効率的に実現することが可能です。この新製品は、ワンチップに1GHz（ギガヘルツ）動作の『C64x+™』コアを3つ集積し、個別構成の処理ソリューションと比較して約2/3の消費電力、かつ約１/3のコストで、3GHz相当のDSP性能を提供します。また、『C6474』は、シングル・コアDSPで業界最高性能である『C6455』を含む製品群と完全ソフトウェア互換で、現在DSPを採用している通信インフラストラクチャ、医療用画像処理および工業用の外観検査システムなどの設計者に、最適なソリューションをもたらします。本件に関する詳細は http://www.tij.co.jp/c6474　から参照できます。

『C6474』は、3つの1GHz（ギガヘルツ）動作の『C64x+』コアをワンチップに集積しており、3GHz相当のDSP性能、すなわち16ビットの場合に24,000 MMACS（240億積和演算/秒）、または8ビットの場合には48,000 MMACS（480億積和演算/秒）の演算性能（実測値）を提供します。『C6474』デバイスは、きわめて高い性能のほかに、TIの最新の『C64x+』コアを使用したシングル・コアDSP製品（『C6452』、『C6455』など）、および『C64x?』コアを使用した『C641x』などのデバイスと完全なコード互換性があるため、既存のマルチ・チップでのソリューションを使用する設計チームに、コスト、消費電力、および基板実装面積の大幅な低減という利点をもたらします。

『C6474』は、65nm（ナノメートル）プロセス・テクノロジーによるチップ・サイズの縮小によって、システムの高集積化を実現しました。これにより、90nmテクノロジーで製造されたTIの既存のシングル・コアDSPソリューション同様、23mm（ミリメートル）角のBGA（ボール・グリッド・アレー）パッケージ入りで供給されます。

高性能と低消費電力の利点を提供する『C6474』
『C6474』によるソリューションは、消費電力の制約がある設計に、特に大きな利点をもたらします。例えば、25W（ワット）の消費電力の要求条件を充たすには、設計者は1個あたり3Wの消費電力の1GHz動作の『C6455』シングル・コアDSPを8個までしか使用できず、このシステムのDSP性能は8GHz相当です。一方、『C6474』を使用するシステムでは、1個あたり6Wの消費電力のチップを4個使用でき、それぞれ1GHzのコアを3個ずつ搭載しているため、12GHz相当のDSP性能が利用可能となり、その結果、消費電力あたりの性能は50%向上します。さらに、『C6474』は『C6455』と同等の価格で、3倍のDSP性能を提供することから、『C6474』を使用したソリューションによって、コストを大幅に低減することが可能です。

さらに、『C6474』は、TIのチップ・レベルのリーク電流を大幅に低減する、『SmartReflex』テクノロジーを採用しています。本テクノロジーに関する詳細はhttp://www.tij.co.jp/smartreflexから参照できます。

『C6474』は、より高い処理性能に追従するために、高速なインターフェイスとして、SGMII EMAC（イーサネット・メディア・アクセス・コントローラ）、AIF（Antenna Interface）、SRIO（Serial Rapid I/O）をはじめとする数種類のSERDES（シリアライザ/デシリアライザ）インターフェイスを内蔵しています。また、ViterbiとTurboの両アクセラレータを集積し、頻繁に使用されるアルゴリズムの処理効率を引き上げます。またこれらのペリフェラルと各プロセッサ・コアを補完するものとして、1つのDSPコアあたり、それぞれ32kB（キロバイト）のL1プログラム・メモリおよびL1データ・メモリ、1つのDSPコアあたり1MBまたは、それぞれ1.5MB、1MB、0.5MBの設定が可能で、合計3MB（メガバイト）のL2メモリ、さらに、667MHz（メガヘルツ）データレートの高速DDR2メモリ・インターフェイスも内蔵しています。

開発作業を簡素化するソフトウェアおよびツール群
TIでは、『C6474』を搭載するシステムの開発を支援するソフトウェア・デバッグ・プラットフォームも供給しています。『C6474』のEVM（評価モジュール）である『TMDXEVM6474』には、2個の『C6474』プロセッサが搭載され、EMAC、AIF、SRIO の各SERDESインターフェイスによって相互接続されています。『TMDXEVM6474』は、Orcad（回路図設計ツール）およびガーバー（プリント基板作成用のNCデータ・ファイル）などのデザイン・ファイル、『XDS560』エミュレータ付きのオンボードJTAGヘッダ、このEVMボード専用の『Code Composer Studio™』統合開発環境（IDE）も含まれます。『TMDXEVM6474』の販売推奨価格は262,500円（税込み）です。

また、VirtualLogix社より、『C6474』向けにVirtualLogix™ VLX Embeddedが提供されます。VirtualLogix VLX Embeddedはパーティショニングと仮想化を実現するソフトウェア・プラットフォームであり、組み込みシステムを異種のOS（オペレーティング・システム）およびアプリケーション上で、高効率かつ安全に実行可能にします。VLX Embeddedは複数のOSが同時に実行可能であることから、『C6474』とVLX Embeddedを使用するシステム開発各社は『C64x+』コアの一つをLinux専用に使用、またはLinuxとDSP/BIOSで共有して使用できます。このような高性能が統合化されたハードウェア上で、複数のOSをサポートするという特長の組み合せによって、システム設計者は原材料費、ならびに運用コストを低減するとともに、新規の複雑な組み込みシステムをより容易に実現できます。

価格と供給について
『TMS320C6474』は2008年第4四半期より、23mm角の561BGAパッケージで供給されます。100個受注時の単価（参考価格）は261ドルです。今後、6個のDSPコアを搭載した『C647x』高性能マルチ・コア・プロセッサを2009年第1四半期に発表する予定です。

『C6474』に関するセミナー
新製品『C6474』については、11月横浜にて開催されるEmbedded Technology 2008展にておこなわれるTIプライベートカンファレンス「高性能マルチDSPコアデバイスとそのソフトウェア開発」、および12 月 3 日に東京で開催する「マルチDSPコア搭載C6474DSPの概要とそのソフトウェア開発について」にて紹介いたします。
『C6474』の詳細およびセミナーに関しては、http://www.tij.co.jp/c6474から参照できます。

※ すべての商標および登録商標はそれぞれの所有者に帰属します。