ローパワー・モード・メモリの終端回路向けのDDR3の
電源要件をサポートする新型リニア・レギュレータ

SCJPR-08-068 2008年8月6日

日本テキサス・インスツルメンツ（本社：東京都新宿区、社長：山崎俊行、略称：日本TI）は本日、DDR（Double Data Rate）、DDR2、DDR3、のローパワー・メモリの終端向けに、シンクおよびソース機能を備えたDDR終端用の高性能レギュレータ、『TPS51200』を発表しました。この新型レギュレータは、出力に20μF（マイクロファラド）と、同種のソリューションと比較して80%少ない容量のセラミック・コンデンサを外付けするだけで動作します。このため『TPS51200』を使用して、モデムのほか、デジタル・テレビ、セット・トップ・ボックス、VGAカード、ノートPCおよびデスクトップPCなど大容量メモリを使用するエレクトロニクス機器、ならびにさまざまなコンシューマ向けエレクトロニクス機器などにおいて、より小型で低価格のDDRメモリの終端回路を実現できます。本件の詳細に関してはhttp://www.tij.co.jp/tps51200から参照できます。

内蔵の広帯域エラー・アンプ、および総合的な制御機能を提供するダイナミック・ボルテージ・ポジショニング回路によって、最小の外付け容量で超高速の過渡応答特性を実現できます。-1.5A（アンペア）から+1.5Aへの負荷ステップを持つ代表的なアプリケーションにおいて、出力電圧の変動は25mV（ミリボルト）未満です。さらに、『TPS51200』はJEDEC標準規格の S3スリープ・ステート制御も内蔵しており、VTT出力を高インピーダンス状態にすることで、JEDECのRAMローパワー・スリープ状態のサスペンド・モードをサポートします。

また『TPS51200』は、入力範囲が1.1V（ボルト）～3.5Vの汎用高性能LDO（Low-Dropout:入出力の電位差が小さい）レギュレータとしても使用できます。『TPS51200』のイネーブル・ピンをシステムのバス電位に接続した場合、電源の通電時および切断時にトラッキング動作をサポートできることから、複数の電源レールを使用するシステムにおいて電源シーケンスの実現が容易になり、デザイン作業を軽減できます。

『TPS51200』は、シンク/ソースLDO内蔵のDDRパワー・スイッチャである『TPS51116』、およびDDR終端回路向けの低電圧トラッキング・スイッチング・レギュレータである『TPS40042』をはじめとするTIの包括的なDDRメモリ向け電源ソリューション製品のポートフォリオを拡張する新製品です。さらに、『TPS51200』はレジスタードDIMM（デュアル・インライン・メモリー・モジュール）向けに現在量産出荷中のPLL（フェーズ・ロック・ループ）内蔵DDR3レジスタである『SN74SSQE32882』をはじめ、TIの各種メモリ・テクノロジー向けの包括的なDDR1、DDR2、DDR3用PLLおよびLDO製品のポートフォリオも補完します。

『TPS51200』 ファミリーの特性表

供給と価格について
現在、『TPS51200』は量産出荷中で、TIおよび販売特約店から供給されます。パッケージは放熱特性を強化した10ピンSON PowerPAD™ パッケージです。1,000個受注時の単価（参考価格）は0.90ドルです。単価49ドルのEVM（評価モジュール）の供給に関しては、http://power.tij.co.jpから参照できます。

※すべての商標および登録商標はそれぞれの所有者に帰属します。