電気的特性を劣化させることなく、漏れ電流を劇的に削減

CORPPR-07-005 2007年6月21日

テキサス・インスツルメンツ（本社：米国テキサス州ダラス、社長兼CEO：リッチ・テンプルトン、略称：TI）は、同社の最先端かつ高性能の45nm（ナノメートル）チップ製品のトランジスタに、「high-k」（高誘電率）材料を採用予定であることを明らかにしました。high-k材料は、トランジスタのサイズが継続的に微細化するにつれて増加する漏れ電流の問題を解決するものとして、ここ数年にわたって検討されてきていました。TIはhigh-k材料の採用というアプローチにより、一般的なシリコン酸化膜（SiO2）のゲート誘電体を使用した場合と比較して、単位面積あたりの漏れ電流を1/30以下に削減できます。またhigh-k材料を選択することで、45nm製造プロセスと32nm製造プロセのどちらのプロセスノードにおいても、高性能かつ低消費電力の半導体ソリューションを大量生産・供給するのに必要な互換性、信頼性および拡張性を確保できます。

TIのCTO（チーフ・テクノロジー・オフィサー）であるハンス・ストーク博士（Dr. Hans Stork）は次のように述べています。「TIはハフニウムを用いた研究開発において、ほぼ10年もの間、先駆的な役割を果たしてきています。high-k材料を選択することで、デジタルCMOSの製造技術が直面している問題を解決し、より微細なプロセス領域への移行に伴う技術的なハードルをクリアできるものと確信しています。TIは、45nm製造プロセスでhigh-k材料の採用を進め、高性能、低消費電力、ならびにコスト効率に優れた各種製品を顧客に提供し続けていきます」

TIの45nmプロセス
TIは2006年6月に、193 nmの液浸露光技術の採用によりウエハ一枚あたりの取れ数を倍増する45nm製造プロセスの詳細を発表しました。このプロセスでは多くの独自技術の活用により、自社のSoC（システム・オン・チップ）プロセッサ製品の性能を30パーセント向上、同時に消費電力量を40パーセント低減することに成功しました。TIでは45nm製造プロセスを用いた携帯電話向けチップ製品のサンプル出荷を2007年中に、製造認定の完了と量産開始を2008年中ごろにそれぞれ予定しています。high-k材料は、TIの高性能品向けの45nm製造プロセスの後期バージョンに採用される予定です。

TIは、最終製品や最終アプリケーションが抱える固有のニーズを満たし、かつ顧客が柔軟に、最適な設計をできるよう、45nm製造プロセスにおいても数多くの選択肢を提供していきます。例えば、あるプロセスでは省電力を特に重視し、ポータブル機器のバッテリ動作時間を延長しつつ、高度に集積された最先端各種マルチメディア機能を実現します。また別のミッドレンジの45nm製造プロセスでは、各種DSPや通信インフラストラクチャ製品用の高性能ASICライブラリなどをサポートします。さらに45nmプロセスの中でも最高の処理性能を持つプロセスは、MPU（超小型処理装置）に匹敵する高い性能をサポートするもので、今後、high-k材料が採用される最初のプロセスとなる見込みです。

HfSiON（窒素添加ハフニウム・シリコン酸化物）について
TIはハフニウムシリケート（HfSiO）をCVD（化学気相蒸着）によって成膜したのちに、ダウンストリーム窒素プラズマ中の反応によってHfSiON（窒化ハフニウム・シリコン酸化物）を生成します。ハフニウムベースの誘導体が漏れ電流に効果的であることは広く知られてきましたが、製造プロセスへの応用にあたっては、いくつかの技術的ハードルがありました。例えば、標準CMOSプロセスとの電気的な互換性の確保や、シリコン酸化膜（SiO2）ベースのゲート誘電体では実現可能な、電荷担体の移動度としきい値電圧の安定化のバランスが、（ハフニウムベースでは）難しい、といった点です。しかしながら窒化CVD技術を適用することで、TIは漏れ電流の問題を、顧客がシリコン酸化膜のゲート誘電体に期待するような電気的特性を劣化させることなく解決しました。TIのアプローチは、シリコン酸化膜ゲートの各種オプションと比較して、漏れ電流を著しく削減します。
CVDを用いたHfSiON膜の生成は、32nm製造プロセスまでに渡る、処理性能、消費電力、ゲート長などの各種要件をサポートする微細化の可能性をもたらします。HfSiONの追加には、標準的なCMOSゲート・スタックのプロセスに1工程（モジュラー）を加えるだけで、シリコン酸化膜をゲート材料に使用した場合の移動度曲線の90パーセントにあたる移動度を確保し、1nm以下の有効なEOT（等価酸化膜厚）が生成されます。このHfSiONの追加にあたっては、信頼性を犠牲にすることもなく、標準CMOSプロセスに多大な追加コストを投入する必要もありません。成膜時の精度の高いチューニング、厳密な管理、高いスループットが、HfSiONの量産への適用を実現しました。

TIの研究は、HfSiONゲート誘電体膜の組成、製造プロセスの最適化、および評価など広範囲に及びます。なおこの研究は、TIの45nmメタルゲート戦略との完全な互換性を確保しています。

※ Aすべての商標および登録商標はそれぞれの所有者に帰属します