バックプレーン向けアプリケーションにおいて基板実装面積、 消費電力、コストを低減するM-LVDS製品

SCJPR-07-013 2007年2月7日

日本テキサス・インスツルメンツ（本社：東京都新宿区、社長：山崎俊行、略称：日本TI）は本日、マルチポイント接続に対応するLVDS規格（M-LVDS）向けの業界初の専用レシーバである『SN65MLVD2』および『SN65MLVD3』を発表しました。これまでマルチドロップのクロック分配のためM-LVDSからLVTLLへの信号変換を行う場合、不要なドライバ回路が集積されたトランシーバ製品を使用していました。今回発表されたシングル・チャネルのレシーバ製品は携帯電話の基地局、中央局の交換装置、ネットワーク交換装置、ルータ、『AdvancedTCA® 』（Advanced Telecom Computing Architecture）システムなどの最終製品の基板実装面積、消費電力、コストの低減に役立ちます。『SN65MLVD2』および『SN65MLVD3』はバックプレーンおよびケーブル経由のクロックや同期信号の分配・制御、ならびにデータ信号の伝送などのアプリケーションにおいて、より優れた技術的性能を提供します。本件に関する詳細はhttp://focus.tij.co.jp/jp/docs/prod/folders/print/sn65mlvd2.html（日本語）から参照できます。

『SN65MLVD2』type-1 レシーバは0V（ボルト）に近い差動入力レベルでスイッチングを行い最高のノイズ・マージンを提供します。また『SN65MLVD3』type-2レシーバはフェイルセーフ機能を内蔵し、外付けのプルアップおよびプルダウン抵抗が不要などの特長を備えています。

『SN65MLVD2』および『SN65MLVD3』の主な特長

• クロック周波数: 125 MHz（メガヘルツ、最大値）
• 信号伝送レート: 250 Mbps（メガビット/秒、最大値）
• 30Ω（オーム）～55Ωの伝送線路インピーダンスをサポート
• 『SN65MLVD2』type-1レシーバ:
  • 入力スレッシュホールドのヒステリシス: 25mV（ミリボルト）、出力のリンギングを防止
• 『SN65MLVD3』type-2レシーバ:
  • オフセット・スレッシュホールド: 100mV、回路の開放およびバス・アイドル状態を検出
• 広い同相モード電圧範囲: -1V～3.4V、最高2Vのグラウンド・ノイズを許容
• TIA/EIA-899 ANSI標準に規定されたマルチポイント回路方式のM-LVDSの仕様に合致または超える高性能を提供
• Vcc電圧が低い場合、入力はハイ・インピーダンス
• バス端子のHBM（人体モデル）ESD（静電気放電）保護: 9kV（キロボルト）以上

『SN65MLVD2』および『SN65MLVD3』は、既に量産出荷中のTIのM-LVDS製品ファミリを拡充します。また通信向けインターフェイスIC製品のLVDS、PECL、RS-485、PCI-Express、gigabit Ethernet 用SerDes（シリアライザおよびデ・シリアライザ）も供給中です。各製品の詳細ならびに最新のInterface Selection Guideに関してはhttp://interface.ti.com（英文）から参照できます。

『SN65MLVD2』および『SN65MLVD3』の特性表

価格と供給について
『SN65MLVD2』および『SN65MLVD3』の両製品は現在量産出荷中で、TIおよび販売特約店から供給されます。パッケージは8ピン、スモール・アウトライン(DRB)です。1,000個受注時の単価の参考価格は両製品ともに1.45ドルです。

関連リンク 　
アナログ製品 トップページ

注： * M-LVDS: Multipoint-Low Voltage Differential Signaling
** LVDM: Low-Voltage Differential Multipoint
すべての商標および登録商標はそれぞれの所有者に帰属します。