ニュースリリース

日本TI、基板実装面積を削減する小型パッケージのLVDSシリアライザ/デ・シリアライザ製品を発表

2006年03月20日

日本TI | 日本TI、基板実装面積を削減する小型パッケージのLVDSシリアライザ/デ・シリアライザ製品を発表

SCJPR-06-030 2006年3月20日

日本テキサス・インスツルメンツ（本社：東京都新宿区、社長：山崎俊行、略称：日本TI）は本日、5 mm（ミリメートル）角のQFNパッケージ、LVDS（Low-Voltage Differential Signaling、低電圧差動シグナリング）の新型 SERDES（シリアライザ/デ・シリアライザ）製品を発表しました。新製品の『SN65LV1023A』（シリアライザ）および『SN65LV1224B』（デ・シリアライザ）は、同種の製品の3分の1未満の小型のパッケージで、ワイヤレス基地局、データ通信のバックプレーン、工業製品ならびに車載インフォテインメント/ビデオなどのビデオ・システムをはじめ、様々なアプリケーションにおいて基板実装面積の削減に役立ちます。本件に関する詳細はhttp://www.ti.com/sc06043（英文）から参照できます。

『SN65LV1023A』および『SN65LV1224B』は10ビットのSERDESチップセットを構成し、10 MHz（メガヘルツ）～ 66 MHz の範囲の同一のパラレル・ワード・クロック・レートで、 10本の LVDS 差動バックプレーン上のシリアル・データの送受信を行うよう設計されています。この伝送レートは100 Mbps（メガビット/秒）～660 Mbps のスループットに相当します。

『SN65LV1023A』および『SN65LV1224B』の主な特長

10 MHz ～ 66 MHz のシステム・クロックで100 Mbps～ 660 Mbps のシリアル LVDS データ伝送帯域幅を提供
シリアライザとデ・シリアライザの組み合わせ時の消費電力は 450 mW（ミリワット）未満（クロック周波数 = 66 MHz時）
より高速のロック状態を提供する同期モード
ロック状態のインジケーター・ピン
PLLの外付け部品は不要
基板実装面積を削減する5 mm 角の32 ピン QFNパッケージおよび 28 ピン SSOP パッケージで供給
諸特性は -40 ℃ ～ +85 ℃の工業用温度範囲で規定
プログラマブルのエッジ・トリガ機能を持つクロック回路
信号の流れに合わせたピンアウトで、プリント基板のレイアウトが容易

価格と供給について
現在、『SN65LV1023A』および『SN65LV1224B』は量産出荷中で、TIおよび販売特約店から供給されます。1,000個受注時の単価は 4.60 ドルです。
TIのインターフェイス製品の概要に関しては、http://interface.ti.com/ の『Interface Selection Guide』から参照できます。

※すべての商標および登録商標はそれぞれの所有者に帰属します。