サンプルおよび注文カート | 2006年02月09日
～バッテリ駆動製品で超低消費電力を実現可能なSRAMをISSCCにて報告～
CORPPR-06-004 2006年2月9日
|
サンフランシスコで開催中のISSCC（国際固体素子回路会議）において本日、マサチューセッツ工科大学（MIT）の研究者が、テキサス・インスツルメンツ（本社：米国テキサス州ダラス、社長兼CEO：リッチ・テンプルトン、略称：TI）の最新の65nm （ナノメートル）CMOSプロセスによって製造された超低消費電力（ULP: ultra low power）256キロビットSRAMの試作品を発表しました。高性能と低消費電力の両立が不可欠なバッテリ駆動デバイス用に開発されたSRAMで、業界で最も低電圧で動作します。また同SRAMは、モバイル製品のバッテリ寿命を延長するTIの『SmartReflex™ 』電源管理技術を応用しています。 試作されたSRAMは0.4Vというサブ・スレッシュホールド領域で動作し、従来の0.6Vの閾値電圧をもつ6トランジスタのSRAMと比較して漏れ電力が1/2.25に削減（約56%削減）されています。この256キロビットSRAMは、TIの65nmプロセスによってパターン密度を大きくし、ビットセルあたり10個のトランジスタを組み込み、動作電圧を400mV（ミリボルト）まで低下させることに成功しました。 MITのアナンサ・P・チャンドラカサン（Anantha P. Chandrakasan）教授は次のように述べています。「これからは、さまざまな民生アプリケーションや軍用アプリケーションにおいて、超低消費電力動作が重要なポイントになります。DARPA（米国防総省防衛高等研究計画局）とTIから提供された研究開発費を活用し、MITの大学院生たちは400mV以下で動作する超低電圧のロジック回路とメモリ回路を65nm CMOSで作成することに成功したのです。超低消費電力で信号処理を実現するためにも、またU-DVS（Ultra-Dynamic Voltage Scaling）を実現するためにも、電源電圧をここまで低下させる必要がありました。このULPテクノロジーの目標は、システム・パフォーマンスの低下を最小限に抑えながら、消費電力を1桁削減することです」 MITのサブ・スレッシュホールド回路グループ このSRAM開発は、バッテリ駆動デバイス向けの超低消費電力（ULP）ロジックとメモリの開発の一環として行われたもので、TIとMITとの長年にわたる協力の成果であるとともに、DARPAの研究開発費も一部投入されています。共同研究では、電圧をサブ・スレッシュホールド領域まで低下させ、貴重なエネルギーを節約し、超低消費電力と高性能の両立を目指しました。今後、メモリ・モジュールだけでなく、ロジック回路やSMPS（スイッチモード電源）なども開発することになっています。 MITでは、あるシステムにおける最適なエネルギー・ポイントの解析、サブ・スレッシュホールド回路が持つエネルギー特性のモデル化、回路システムやアーキテクチャの開発を行っています。特に、今まで最重要視されてきた処理速度よりもエネルギー効率に重きをおいた新しいアプリケーションに焦点を絞った研究が行われています。 『SmartReflex™ 』テクノロジーの拡張 MITとTIの共同開発によるSRAMは、消費電力削減という業界の喫緊の課題に対応するため、さまざまな手法を集約した先端技術であるTIの65nmプロセスをベースとしています。特にワイヤレス・アプリケーションでは、マルチメディアなどの高度な機能を実現するための信号処理能力の向上、消費電力の削減、放熱の管理をする技術が非常に重要となっています。この問題に対するTIのソリューションが、動的に電力を管理する『SmartReflex™ 』テクノロジーです。この技術は、ユーザが必要とする性能に応じて電源電圧を自動的に調節し、消費電力を制御します。 『SmartReflex』テクノロジーは、回路の動作速度をモニタリングして動的な電圧調節を行うことにより、システム全体の性能を犠牲にすることなく、必要なパフォーマンスを実現します。この結果、どの動作周波数でも消費電力を必要最低限に抑えることが可能で、製品のバッテリ寿命を伸ばすとともにデバイスの発熱量も抑えることができます。256キロビットSRAMでサブ・スレッシュホールド領域まで電圧を削減できたことは、『SmartReflex』テクノロジーが持つ可能性が拡大されたことを意味します。 TIのシニア・フェロー兼ワイヤレスチップ・テクノロジー・センター担当ディレクターのユーミン・コー（Dr. Uming Ko）は、次のように述べています。「世界トップクラスのMITとともに、画期的なULPの設計技術の研究が行えることを、TIとしても誇りに思います。この技術は、今後のモバイルSoC製品を左右する重要な技術です。今後のモバイルSoC製品にこの技術を活用すれば、TIは、新しいワイヤレス・エンターテイメントや通信機能、コネクティビティ通信機能を実現し、高品質で長時間のモバイル体験を提供できるようになることでしょう」 TIの65nmプロセスについて 昨年11月、TIは最先端の65nmプロセス・テクノロジーの製造認定を完了し、量産体制に移行しました。TIの65nmプロセスを使うことで消費電力を増やすことなく、今までよりも小さな面積で、高度なアプリケーションに必要な処理能力を実現することが可能です。TIは、ワイヤレス・コミュニケーションなどのターゲット市場に量産品を各種投入し、65nmプロセス・テクノロジーの大量生産をリードしています。 TIでは、2004年初頭にこのプロセス・テクノロジーを発表し、2005年3月には業界初となる65nmの携帯電話端末向けデジタル・ベースバンド・プロセッサのサンプル出荷を発表しました。65nmのプロセス・テクノロジーは、従来の90nmプロセスに対してトランジスタ密度が2倍になり、同等回路であれば面積が半分になるとともに、トランジスタのパフォーマンスが最大で40パーセントも向上します。アイドル状態におけるトランジスタの漏れ電力が削減される上、数億個のトランジスタを集積し、システム・オン・チップ（SoC）構成で必要となるアナログ機能とデジタル機能の両方をサポートすることも可能です。 |
| ※公表については、無条件配布の承認をDARPAより取得済み |
| ※SmartReflexはテキサス・インスツルメンツの商標です。その他すべての商標および登録商標はそれぞれの所有者に帰属します。 |