～PCI Express 1.1に対応、基板面積の縮小に寄与～

SCJPR-05-059 2005年7月20日

日本テキサス・インスツルメンツ（本社：東京都新宿区、社長：山崎俊行、略称：日本TI）は本日、第3世代のディスクリート（単機能）PCI Express物理層（PHY）チップを発表しました。これによって同社のPCI Express製品のポートフォリオがさらに充実しました。新製品は設計の柔軟性を高め、基板面積の縮小に寄与します。対象アプリケーションは、PCアドインカード、通信・計測機器・サーバなどの各種組み込みシステムで、特にそれらに使われるASICや低価格のFPGAのインターフェイスに最適です。 本件およびTIのPCI Express製品に関する詳細は www.ti.com/pciexpress （英文）から参照できます。

新しいPHYチップは、他のPCI Expressアプリケーションとの相互運用性を確保するため、PCI Express 1.1規格に準拠して設計されています。2004年春のインテル・デベロッパ・フォーラムをはじめとする数多くの見本市でデモンストレーションされたTIの実績あるテストチップをベースとしています。またこのPHYチップは、すでに市場化されたTIのPCI Express 1394a／PCI Expressブリッジ技術にも使われています。

TI PCI Express PHYチップは、8ビットと16ビット両方のインターフェイスに対応するため、エンジニアは基板の設計に柔軟に対処できます。これらのインターフェイスはインテル社のPIPE（PHY Interface for the PCI Express）アーキテクチャversion 1.0に若干の改良を加えたもので、より消費電力を抑え、組み込みがしやすいよう簡素化されています。

TIのコンピュータ・コネクティビティ・ソリューションズ、マーケティング・セグメント・マネージャであるブライアン・ウィテカー（Brian Whitaker）は次のように述べています。「TIのPCI Express PHYチップは、すべてのPCI Expressアプリケーションの基盤となるものです。広範にわたる市場セグメントでPCI Expressへの移行が力強く進むと考えています」

PCI Express PHYチップのサンプル出荷は2005年下半期を予定しています。価格は未定ですが、TIは、PCI Express ASICや FPGAソリューションを低コストで市場投入できるようなデバイスの価格設定を行う予定です。

PCI Expressへのコミットメント
TIはPCI Expressアーキテクチャ向けに設計された製品の包括的なポートフォリオをロードマップ上に載せています。これによってチップ間相互接続、アダプタ・カードのI/O接続、PCI、IEEE1394（FireWire）、USBの相互接続に対応するI/Oのアタッチ・ポイントの利用が可能となります。

PCI Expressについて
PCI Expressはポイント・ツー・ポイント低電圧差動シリアル相互接続標準規格であり、多岐に渡る市場分野で使用される全てのアプリケーション要件を統合します。PCI Expressアーキテクチャは、高性能、高い柔軟性、スケーラビリティ（拡張性）、信頼性、安定性、高いコスト効率を兼ね備えた汎用I/Oアーキテクチャであり、既存のPCIバスをシームレスに置き換え、今後数年にわたって市場を移行させ、システム設計者・通信設計者が新たなトポロジを使用することを可能にさせるものです。